Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-154683

(43) Date of publication of application: 08.06.1999

(51) Int. CI.

H01L 21/336 H01L 29/78

(21) Application number: 10-254039

(71) Applicant: SANYO ELECTRIC CO LTD

(22) Date of filing:

08. 09. 1998

(72) Inventor: KUBO HIROTOSHI

KUWAKO EIICHIRO

(30) Priority

Priority 09250

09250998 Priority

16. 09. 1997

Priority

JP

number :

date:


country:

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To suppress parasitic capacitance from increasing, by forming a gate insulation film covering from cell regions to peripheral regions beneath gate electrodes, and removing the gate electrodes at the peripheral regions and the gate insulation film beneath these gate electrodes.

SOLUTION: A gate insulation film 12, gate electrodes 13 and an NSG film 14 are formed near source regions 17 on a drain layer 11A with side walls of an NSG film formed at the side faces of these films 12, 14 and gate electrodes 13, so that the ends of the side walls 18 align with the ends of the source regions 17. Openings OP are formed through a part of the NSG film 14 covering the gate electrodes 13, and eliminating regions EL are provided on the NSG film opposite to the side walls 18 through the openings OP.



LEGAL STATUS

[Date of request for examination]

06.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出顧公開番号 特開平11-154683

(43)公開日 平成11年(1999)6月8日

(51) Int.Cl.* H 0 1 L		裁別配号	FI H01L 29/78 658G 652K 652M 652N				
			宋 <u>龍査等</u>	未請求	請求項の数8	OL	(全10頁)
(21) 出題番号 特額平10~254039			(71)出顧人		89		

(22) 出題日

平成10年(1998) 9月8日

(31) 優先権主張番号 特顯平9-250998 平 9 (1997) 9 月16日

(32) 優先日 (33)優先権主張国

日本(JP)

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 久保 博稔

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 桑子 荣一郎

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 安富 耕二 (外1名)

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 パワーMOSFET、およびその製造方法に 於いて、特にマスク工程の削減に関し、またそれによる 寄生容量の削減を抑制するものである。

【解決手段】 半導体チップの全面に厚い絶縁膜3の代 わりにゲート絶縁膜12を形成し、これを誘電体とする ゲートードレイン間の寄生要領を削除領域ELを設けて 抑制する。



11: 楼梯板

11A: ドレイン/

12: 广十纪线座

13: 『小电磁

14: NSG 75

15: 和北州城

17: 小ス独域

18: サイドウェール

四: リスを砂配料

20: 广-1型在配料

(2)

特開平11-154683

【特許請求の範囲】

【請求項1】 半導体チップの中央に位置するセル領域 にマトリックス状に形成されたソース領域と、前記ソー ス領域を囲んで格子状に形成され、前記セル領域の外側 から前記半導体チップ周辺までで成る周辺領域に延在さ れたゲート電極と、前記ゲート電極と接続されたゲート 電極配線と、前記ソース領域と接続されたソース電極 と、前配半導体基板の裏面に形成されたドレイン電極と を有する半導体装置に於いて、

前記ゲート電極の下層に形成されたゲート絶機膜は、前 10 記セル領域から前記周辺領域まで形成され、前記周辺領 域に位置するゲート電極の一部、このゲート電極の一部 の下層のゲート絶縁膜が取り除かれている事を特徴とす る半導体装置。

【請求項2】 前記ゲート電極上に成された絶縁膜と、 前記格子状のゲート電極、この下層のゲート絶縁膜およ び前記上層の絶縁膜の側壁に形成されたサイドウォール と、前記サイドウォールで囲まれた前記半導体層に形成 された凹部と、前記凹部の形成領域から前記ゲート電極 の形成領域周辺まで形成された逆導電型のチャネル層 と、前記凹部の周辺から前記ゲート電極の形成領域まで 形成された一導電型のソース領域とを有する請求項1記 載の半導体装置。

【請求項3】 前記ゲート電極の一部、このゲート電極 の一部の下層のゲート絶縁膜が取り除かれた領域には、 絶縁物質が埋め込まれる請求項1または請求項2記載の 半導体装置。

【請求項4】 半導体チップの一様成要素である一導電 型の半導体基板の表層に、一導電型のドレイン層を形成 する工程と、

前記ドレイン層上に前記半導体チップ周囲に渡るゲート 絶縁度、遵武体層、絶縁度を順次形成する工程と、

前記半導体チップのセル領域に位置する絶縁膜、導電体 屋及び前記ゲート絶縁膜をパターニングして、前記導電 体層より成る格子状のゲート電極を形成する工程と、 前記ゲート電極をマスクにして前記ドレイン層の表層に 逆導電型の不純物を注入してチャネル領域を形成する工

前記ゲート電極をマスクにして前記チャネル領域上に一 を形成する工程と、

前記ゲート電極にサイドウォールを形成する工程と、 前記サイドウォールをマスクにして第1四部を形成し 同時に前記第1不純物領域層の中央を取り除いてソース 領域を形成する工程と、

前記セル領域の外側に位置する周辺領域に位置する絶縁 膜を取り除いてゲートコンタクト領域を形成する工程

前記第1凹部にソース電極を、前記ゲートコンタクト領 域にゲート電極を形成する工程とを有するととを特徴と 50 極配線9が形成されている。

する半導体装置の製造方法。

【請求項5】 前記第1不純物領域層の形成工程の後、 ゲートコンタクト領域の形成工程を実施し、その後サイ ドウォールの形成工程、ソース領域の形成工程を実施す る請求項4記載の半導体装置の製造方法。

【請求項6】 前記ゲート電極を形成する工程に於い て、前配周辺領域の一部にゲート電極が取り除かれた開 口部を形成する請求項4および請求項5記載の半導体装 置の製造方法。

【請求項7】 前記第1不純物領域層を形成する工程に 於いて、前配開口部にも同導電型の第2不純物領域層が 形成され、前記第1凹部の形成工程時に、前記第2不純 物領域層の一部が取り除かれた第2四部を形成する請求 項6記載の半導体装置の製造方法。

【請求項8】 前記第2凹部は、絶縁膜で埋め込まれる 贈求項7記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置およびそ 20 の製造方法に関し、さらに詳しくいえば、バワーMOS FETの製造工程におけるマスク工程の削減、およびと のプロセスで生じる寄生容量の抑制構造に関する。

[0002]

【従来の技術】以下で、従来のパワーMOSFETとそ の製造方法について図面を参照しながら説明する。図5 は従来のパワーMOSFETの構造を示す断面図であっ て、図6~図8は、従来のパワーMOSFETの製造方 法を説明する断面図である。

【0003】従来のパワーMOSFETは、図5に示す 30 ように、n+型の半導体基板1上にn-型のエピタキシ ャル層からなるドレイン層1Aが形成され、その表層の 一部に、p型不純物拡散によって形成されたチャネル領 域6が形成されている。その中央にはp+型不純物が拡 **散されてなるボディ領域層8が形成されており、これを** 囲むようにしてn+型不純物拡散で形成されたソース領 域7がチャネル領域6の表層に設けられている。

【0004】また、後述のパッド電極10を形成する領 域には絶縁膜3が設けられている。

【0005】さらにチャネル領域6及びソース領域7の 導電型の不純物を注入して一導電型の第1不純物領域層 40 一部領域と重複するように、ゲート絶縁膜2,ゲート電 極4が順次チャネル領域6上に形成されている。

> 【0008】また、ゲート電極4を被覆するようにPS G (Phoso-Silicate Glass) 膜5が形成されている。 C のPSG膜5には、絶縁膜3が形成された領域の一部 に、開口が設けられており、とこから露出するゲート電 極4とコンタクトをとるようなパッド電極10が、この 開口及びその周辺に形成されている。

【0007】また、ソース領域7、ボディ領域8の上に は、ソース領域7とのコンタクトをとるためのソース電 (3)

特開平11-154683

【0008】上記のパワーMOSFETの製造工程につ いて図6~図8を参照しながら以下で説明する。

【0009】まず、n+型の半導体基板1上に、n-型 のドレイン層IAをエピタキシャル成長によって形成す る。次に、その上に厚い酸化膜を形成し、フォトリング ラフィ工程でレジスト膜を選択的に形成し、これを第一 回目のマスクにしてバターニングしてバッド電極用の絶 縁膜3を形成した後に、再びゲート絶縁膜2となる酸化 膜を形成する。次に、全面にポリシリコン膜4Aを形成 する。(以上図6参照)

以下、厚い酸化膜が形成された領域を周辺領域と呼ぶ。 【0010】次いで、ポリシリコン膜4A上にフォトレ ジスト膜を形成し、フォトリソグラフィ法によってパタ ーニングし、バターニングされたレジスト膜を第2回目 のマスクにしてボリシリコン層と酸化膜とをエッチング して、図7に示すようにゲート絶縁膜2とゲート電極4 とを形成する。

【0011】以下、ゲート電極が格子状に形成される領 域をセル領域と呼ぶ。

極4をマスクにしてp型の不純物を注入して、ドレイン 園1Aの表層の一部にチャネル領域6を形成する。(以 上図7参照)

次に、再び全面に不図示のフォトレジストを塗布し、フ ォトリングラフィ法によってチャネル領域6の中央部に 選択的に形成されるように第3回目のフォトレジスト膜 をパターニングし、とれをマスクにしてη型不純物をチ ャネル領域6に注入してソース領域7を形成する。その 後、このレジスト膜を除去し、再びフォトレジストを塗 した後に、新たなとのレジスト膜(不図示)を第4回目 のマスクにしてp型不純物をチャネル領域3上に注入し て、ボディ領域8を形成する。次いで、第4回目のレジ スト膜を除去して全面にPSG膜を形成する(以下図8 参照)。

【0013】その後、不図示のレジスト膜をPSG膜5 上に形成して、パッド電極を形成する周辺領域と、ボデ ィ領域8とソース領域7の一部領域に開口が形成される ようにフォトリソグラフィ法によってバターニングし、 ・除去する。次いで、全面にアルミ等の金属を蒸着等で 形成し、これを第6回目のマスクによりパターニング し、露出されたボディ領域8とソース領域7の一部領域 に接するようにソース電極9を、絶縁膜3の上にはパッ ド電極10を、それぞれ形成することにより、図5に示 すような構造のパワーMOSFETが形成されることに なる.

[0014]

【発明が解決しようとする課題】以上で説明したプレー ナ型のパワーMOSFETについては、

- 1)最初のボンディングバッド用の厚い酸化膜を形成す るためのマスク形成工程
- 2) ゲート電極を形成するためのパターニング用マスク の形成工程(図7)
- 3) ソース領域7を形成するためのレジストマスク形成 工程(図8)
- 4) ボディ領域8を形成するためのレジストマスク形成 工程(図8)
- 5) ソース領域7のコンタクトホールをPSG膜8に形 10 成する際のレジストマスク形成工程
 - 6) パッド電極10やソース電極配線9配をパターニン グするためのレジストマスク形成工程

においてバターニングのためのフォトリソ工程に用いる フォトマスクが必要なので、都合6枚ものフォトマスク が必要になる。

【0015】また、上記工程においては素子分離の工程 は含めてないが、この素子分離においてもマスクが必要 になるので、さらにマスクが必要になることになる。

【0016】このため、マスク工程やこれに付随する工 【0012】次に、これらのゲート絶縁膜5. ゲート電 20 程が非常に多くなり、製造工程が繁雑になり、製造コス トが高くなってしまうという問題が生じていた。

> 【0017】また、トレンチ型のパワーMOSFETに ついては、製造工程において、ボディ領域及びソース領 域を、フォトレジストをマスクとして用いて形成してい る。このため、微細化には限度があり、セル密度を増加 させることが困難であったという事情があった。

[0018]

【課題を解決するための手段】本発明は上記従来の欠点 に鑑み成されたもので、第1に、前記ゲート電極の下層 布して中央部に関口ができるようにこれをパターニング 30 に形成されたゲート絶縁膜は、前記セル領域から前記周 辺領域まで形成され、前記周辺領域に位置する一ゲート 電極、この一ゲート電極の下層のゲート絶縁膜を取り除 くととで解決するものである。

> 【0019】図6で説明した厚い酸化膜のパターニング を無くすために、全面にゲート絶縁膜を形成すると、ゲ ート絶縁膜を誘電体とした寄生容量が発生する。 しかし 周辺領域でとの除去領域を形成することで、寄生容量の 増大を抑制できる。

【0020】第2は、前配ゲート電極上に成された絶縁 これを第5回目のマスクにしてPSG膜5をエッチング 40 膜と、前配格子状のゲート電極、との下層のゲート絶縁 膜および前配上層の絶縁膜の側壁に形成されたサイドウ ォールと、前記サイドウォールで囲まれた前記半導体層 に形成された凹部と、前記凹部の形成領域から前記ゲー ト電極の形成領域周辺まで形成された逆導電型のチャネ ル層と、前記凹部の周辺から前記ゲート電極の形成領域 まで形成された一導電型のソース領域とを有することで 解決するものである。

> 【0021】年々、セル領域の微細化が進むと共に、ポ リSiより成るゲート、メタルより成るゲート電極の膜 50 厚が薄くなっても、厚い酸化膜が形成されていないた

(4)

特開平11-154683

5

め、ステップカバレージの悪化やそれによる抵抗値の増 大を抑制することができる。

【0022】第3に、前記一ゲート電極、この一ゲート 電極の下層のゲート絶縁膜が取り除かれた領域に、絶縁 物質を埋め込むことで、耐圧等の特性向上を実現でき る。

【0023】第4に、半導体チップ周囲に渡りゲート絶 緑膜、導電体層、絶縁膜を順次形成する工程により、マ スクを一枚削減でき、前記ゲート電極をマスクにして、 チャネル領域と第1不純物領域層を形成し、前記サイド 10 ウォールをマスクにして第1凹部を形成し、同時に前記 第1不純物領域層の中央を取り除いてソース領域を形成 することで、合計三枚のマスクで実現できる。

【0024】第5に、前記ゲート電極を形成する工程に 於いて、前記周辺領域の一部にゲート電極が取り除かれ た開口部を形成すると、工程を増やすことなく周辺領域 に於ける寄生容量の増大を防止できる。

【0025】第6化、前記第1不純物領域層を形成する 工程に於いて、前記開口部にも同導電型の第2不純物領 域層が形成され、前記第1凹部の形成工程時化、前記第20 2不純物領域層の一部が取り除かれた第2凹部を形成す ると、第2の凹部がチャネルストゥバーとして活用できる。

【0026】第7に、前記第2四部を、絶縁膜で埋め込むととで絶縁耐圧を向上できる。

[0027]

【発明の実施の形態】以下で、本発明の実施形態に係る プレーナ型のパワーMOSFETについて図面を参照し ながら説明する。

【0028】図1は本発明の実施形態に係るブレーナ型 30 のパワーMOSFETの構造について説明する断面図であって、図2〜図4は本実施形態に係るブレーナ型のパワーMOSFETの製造方法について説明する断面図である。

【0029】尚、とこでは一例としてN型パワーMOS FETの製法を述べるが、導電型を変えるととでP型の パワーMOSFETも同様な製法で可能である。

【0030】とのパワーMOSFETは、図1に示すように、n+型の半導体基板11上にn-型のエピタキシャル層からなるドレイン層11Aが形成され、その表層 40の一部に、p型不純物拡散によって形成されたチャネル領域16が形成されている。その中央には凹部が形成されており、とれを囲むようにしてn+型不純物拡散で形成されたソース領域17がチャネル領域16の表層に設けられている。

【0031】ドレイン層11A上の、ソース領域17の 近傍には、ゲート起線膜12,ゲート電極13及びNS G膜14が順次形成されている。これらのゲート起線膜 12、ゲート電極13及びNSG膜14の便壁には、や はりNSG膜からなるサイドウオール18が形成されて いる。サイドウオール18は、その端部がソース領域1 7の端部と一致するように形成されている。

【0032】また、ゲート電極13を被覆しているNSG膜14の一部には開口部OPが形成されており、開口部OPを挟んでサイドウオール18と反対側にあるNSG膜は、除去領域ELが設けられている。

【0033】さらに、チャネル領域16の中央に形成された凹部0B1を被覆するように、AlSiよりなるソース電極配線19が形成されており、また、AlSiよりなり、

前述したNSG膜14の閉口部OPを介してゲート電極 13とのコンタクトをとるためのゲート電極配線20 が、上述のNSG膜14上に形成されている。

【0034】また除去領域ELにも、前配凹部OB1と同時に形成される凹部OB2が同時に形成され、後述するチャネルストッパとしての働きを示している。

【0035】また半導体基板11の裏面にはドレイン電極Dが形成されている。

【0036】上記のパワーMOSFETの製造工程について図2~図4を参照しながら以下で説明する。

【0037】まず、n+型の半導体基板11上に、n-型のドレイン層11Aをエピタキシャル成長によって形成する。次に、図2に示すように、のちにゲート絶縁膜12となる酸化膜12Aを形成する。次に、全面にポリシリコン膜13Aを形成し、その上にNSG膜14を堆積する。

【0038】次いで、NSG膜14上に不図示のフォトレジスト膜を形成し、フォトリングラフィ法によってバターニングし、バターニングされたレジスト膜を第1回目のマスクにしてNSG膜14、ポリシリコン層13A及び酸化膜12Aとをエッチングして、ゲート絶縁膜12とゲート電極13とを形成する。

【0039】とこでは、ゲート電極13のパターニングと同時に、除去領域ELを形成している。との除去領域は、周辺領域に形成されたゲート電極13、ゲート絶縁膜12および半導体層により発生する寄生容量の増加を抑制するために設けている。

【0040】次に、とれらのゲート絶縁度12、ゲート電価13、NSG膜14をマスクにしてp型の不純物を注入・拡散するととでドレイン層11A上にチャネル領域16を形成する。その後、n+型の不純物をチャネル領域16の表層に注入し、のちにソース領域となるn+型不純物拡散領域17Aを形成する。その後全面にNSG膜15Aを再び形成することにより、図3に示すような構造を得る。

【0041】次いで、フォトレジストを塗布してフォトリソグラフィ法でゲート電極13の形成領域の一部に開口が形成されるようにパターニングし、この不図示のレジストを第2回目のマスクにしてNSG膜14、15Aをエッチングして開口部OPを形成する。

はりNSG膜からなるサイドウオール18が形成されて 50 【0042】とこでは、ポリSiゲート13の膜厚にも

よるが、NSG膜15Aのみを除去しても良い。これに より図4に示すゲート電極13のエッチング深さを浅く することができる。

【0043】その後、全面をエッチバックして、NSG 膜14. ゲート電極13. ゲート絶縁膜12の側壁にN SG膜15からなるサイドウオール18を形成するとと もに、チャネル領域16に凹部081を形成する。この とき、n型不純物拡散領域17Aは凹部OB1により中 央が取り除かれ、このn型不純物拡散領域の各々が、ソ ような構造を得る。

【0044】また図4では示していないが、図1のよう に凹部OB1に例えばボロンをイオン注入してP++型 のコンタクト領域Cを形成しても良い。

【0045】ととで除去領域ELにもサイドウォールが 形成され、半導体層が露出される。しかも凹部OB1と 一緒に凹部〇B2も形成される。ことの部分が、ゲート 電極13の下層から半導体チップの周辺に流れる電流の チャネルストッパーとして働く。

等で堆積成態し、これをパターニングすることにより、 露出された凹部OB1のチャネル領域16、ソース領域 17の一部領域に接するようにソース電極配線19を、 ゲート電極とコンタクトをとるためのゲート電極配線2 0を、それぞれ形成するととにより、図1に示すような 構造のパワーMOSFETが完成する。また半導体基板 の裏面にドレイン電極Dか形成される。

【0047】また図面では、説明していないが、半導体 層が露出している凹部〇B2は、この後、パシベーショ ン膜(Si3N4膜やポリイミド膜等)が全面に被覆され 30 るため、特性劣化、ショート等の問題は無くなる。

【0048】以上説明したように、本実施形態に係る半 導体装置の製造方法によれば、ゲート電極13上にNS G膜14を選択的に形成したのちにさらにNSG膜15 Aを全面に形成し、これをエッチバックしてサイドウオ ール18を形成するとともにチャネル領域18に凹部0 Bを形成し、これでn型不純物拡散領域17Aを分断す ることによってソース領域17を形成しているので、ソ ース領域17を形成する際に必要であったバターニング の際のフォトマスク工程が不要になる。

【0049】従って、本発明の実施形態では、全工程を 通じて、フォトマスクが必要な工程は、

- 1)ゲート電極を形成するためのパターニング用マスク の形成工程(図2)
- 2) ゲート電極とのコンタクトをとるための開口OPを 形成する工程
- 3) 配線層をパターニングするためのマスク形成工程 の3工程だけで済む。

【0050】とのように、本実施形態では都合3枚のフ ォトマスクを使用するだけでよく、6枚のフォトマスク 50 なるn型不純物拡散領域17Aを形成する。

を用いていた従来と異なり、マスク工程やこれに付随す る工程が非常に多くなり、製造工程が繁雑になり、製造 コストが高くなってしまうという問題を抑止することが 可能になる。

【0051】またマスクが一枚増えるが、エッチバック する際に、除去領域ELの上をホトレジストでカバーす れば、除去領域は、NSG膜でカバーされ、露出を防止 できる_

[0052]また図9の様に、周辺領域にNSG膜15 ース領域17として形成されることになり、図4に示す 10 を残しても良い。つまり周辺領域をレジストで覆い、エ ッチバックしてスペーサを形成する。その後スペーサを マスクにして凹部OBを形成し、図示のホトマスクPR をマスクにしてコンタクトCを形成する。最後に図10 のようにメタル配線を形成する。とのようなプロセスで は、周辺領域に、NSG膜が2層形成されるため、ボン デイング時の衝撃を吸収することができる。

【0053】続いて、本発明の経緯を図11~図18を 使って説明する。尚、図11の上図は、半導体装置の概 略平面図であり、模式的に中央に4つの凹部OB1が形 【0046】この後、全面にAlsiをCVD法やスパッタ 20 成され、それぞれには、×印で示すコンタクトが形成さ れている。従って一点鎖線と点線の間は、ソース領域1 7となる。

> 【0054】またゲート電極13は、との凹部OB1を 除いた全面に形成されているため、セル領域では、格子 状を成している。またゲート電極配線20は、A1等の メタル配線であり、メタルM1は、ボンディング領域の 為に設けられ、左右に設けられたメタルM2、M3は、 ゲート抵抗を低減させるために設けられている。

【0055】また下の図は、平面図に示すA-A線の断 面図である。本発明は、図5に示す厚い酸化膜3のバタ ーニングでマスクが一枚必要であることに着目し、これ を省略し、全面にゲート絶縁膜2を被覆したままとし た。しかし周辺領域に形成されたゲート電極13は、ゲ ート絶縁膜12を誘電体とするゲートードレイン間の寄 生容量が増加する。これは単に膜厚が薄くなるためであ る。しかし寄生容量を問題としない場合、以下に述べる 三枚マスクプロセスで実現できる。

【0056】まず図2に示すように、半導体基板11上 に、ドレイン層11Aをエピタキシャル成長によって形 40 成する。次に、ゲート絶縁膜12となる酸化膜12A、

ポリシリコン膜13A、NSG膜14を堆積する。 【0057】次いで、図12の如くパターニングされた レジスト膜PR1を第1回目のマスクにしてNSG膜1 4、ポリシリコン層13A及び酸化膜12Aをエッチン グし、ゲート電極13を形成する。

【0058】次に、ゲート電極13をマスクにしてp型 の不純物を注入、拡散することでドレイン層 11 A上に チャネル領域16を形成する。その後、n型の不純物を チャネル領域16の表層に注入し、のちにソース領域と

10

【0059】その後全面にNSG膜15Aを再び形成 し、全面をエッチバックして、NSG膜14, ゲート電 極13,ゲート絶縁膜12の側壁にNSG膜15からな るサイドウオール18を形成する。(以上図13参照) 続いて、サイドウォール18をマスクにしてチャネル領 域16に凹部081を形成し、ソース領域17を形成す る.

9

[0060]続いて、図14の様に、ホトマスクPR2 でゲート電極のコンタクトCを形成し、Cの後、図11 の様に、不図示のホトマスクPR3でメタルをエッチン 10 【0070】以上の説明に於いて、絶縁膜としてNSG グレソース電極配線19とゲート電極配線20を形成す る。

【0061】以上の工程により、三枚のマスクによりバ ワーMOSが実現できる。また微細化が進む中、ポリS iゲートの膜厚、メタルの膜厚は、薄くなってゆく。特 に図5で示すような園い酸化膜を採用する場合、ステッ ブカバレージの問題が発生し、ゲート抵抗の上昇や配線 の断線等が問題となるが、三枚マスクプロセスでは、と の問題が解決される。

【0062】しかし前述したように周辺領域での寄生容 20 量が増加するが、図15~図18のプロセスで改善され る。本工程は、図1で示す除去領域ELに於ける半導体 層の露出を防止するものである。

【0063】まず図2に示すように、半導体基板11上 に、ドレイン層 11Aをエピタキシャル成長によって形 成する。次に、ゲート絶縁膜12となる酸化膜12A、 ポリシリコン膜13A、NSG膜14を堆積する。

【0064】次いで、図15の如くパターニングされた

レジスト膜PR1を第1回目のマスクにしてNSG膜1 グし、ゲート電極13を形成する。同時に周辺領域に は、除去領域EL1、EL2を形成する。ことでは容量 低減のために複数個設けた方がよい。また図16で説明 するがとの除去領域は、NSG膜を被覆する際、完全に EL1. EL2が完全に埋め込まれるようにその幅が狭

【0065】次に、ゲート電極13をマスクにしてp型 の不純物を注入・拡散することでドレイン層11A上に チャネル領域16を形成する。その後、n型の不純物を チャネル領域16の表層に注入し、のちにソース領域と 40 【0076】また、半導体チップ周囲に渡りゲート絶縁

なるn型不純物拡散領域17Aを形成する。

【0066】その後全面にNSG膜15Aを再び形成す る。(以上図16参照) CCでNSG膜15AをCVD で形成すると、図16の除去領域ELの両側面から膜が 成長するので、除去領域の幅は、NSG膜の膜厚の二倍 程度またはそれ以下が好ましい。

【0067】続いて全面をエッチバックして、NSG膜 14,ゲート電極13,ゲート絶縁膜12の側壁にサイ ドウオール18を形成し、更にサイドウォール18をマ スクにしてチャネル領域16に凹部0B1を形成し、ソ 50 於ける寄生容量の増大を防止できる。

ース領域17を形成する。

【0068】 ことでは、除去領域ELが完全に埋まって いるため、図1の除去領域ELの様に、半導体層が露出 することはない。

【0069】続いて、図17の様に、ホトマスクPR2 でゲート電極のコンタクトCを形成し、この後、図18 の様に、不図示のホトマスクPR3でメタルをエッチン グレソース電極配線19とゲート電極配線20を形成す る.

腹14、15を用いたが、従来例で説明したPSG膜で も良い。また符号14をNSG膜(またはPSG膜) で、符号15AがPSG膜(またはNSG膜)でも良 62.

[0071]

【発明の効果】以上説明したように、厚い酸化膜の省 略、ソース領域を形成する際に必要であったフォトマス ク工程を省略したため、発明の実施形態では、全工程を 通じて、フォトマスクが必要な工程は、1)ゲート電極 を形成するためのパターニング用マスクの形成工程2) ゲート電極とのコンタクトをとるための関口を形成する 工程3) 配線層をパターニングするためのマスク形成工 程の3工程だけである。

【0072】とのように、本実施形態では都合3枚のフ ォトマスクを使用するだけでよく、6枚のフォトマスク を用いていた従来と異なり、マスク工程やこれに付随す る工程の削減が可能になり、製造工程の省力化、製造コ ストの大幅な削減が可能になる。

【0073】また周辺領域に位置するゲート電極の一 4. ポリシリコン層13A及び酸化膜12Aをエッチン 30 部、このゲート電極の一部の下層のゲート絶縁膜を取り 除くことで、寄生容量の増大を抑制できる。

> 【0074】また、セル領域の微細化が進むと共化、ポ リSiより成るゲート、メタルより成るゲート電極の膜 厚が薄くなっても、厚い酸化膜が形成されていないた め、ステップカバレージの悪化やそれによる抵抗値の増 大を抑制することができる。

> 【0075】また、前記一ゲート電極、この一ゲート電 極の下層のゲート絶縁膜が取り除かれた領域に、絶縁物 質を埋め込むことで、耐圧等の特性向上を実現できる。

膜、導電体層、絶縁膜を順次形成する工程により、マス クを一枚削減でき、前記ゲート電極をマスクにして、チ ャネル領域と第1不純物領域層を形成し、前記サイドウ ォールをマスクにして第 I 凹部を形成し、同時に前記第 1不純物領域層の中央を取り除いてソース領域を形成す ることで、合計三枚のマスクで実現できる。

【0077】また、前記ゲート電極を形成する工程に於 いて、前記周辺領域の一部にゲート電極が取り除かれた 開口部を形成すると、工程を増やすことなく周辺領域に (7)

. 特開平11-154683

12

【0078】更には、前記第1不純物領域層を形成する 工程に於いて、前配開口部にも同導電型の第2不純物領 域層が形成され、前記第1凹部の形成工程時に、前記第 2不純物領域層の一部が取り除かれた第2凹部を形成す ると、第2の凹部がチャネルストッパーとして活用でき

11

【0079】最後に、前記第2凹部を、絶縁膜で埋め込 むことで絶縁耐圧を向上できる。

【図面の簡単な説明】

【図1】本発明の実施形態に係るブレーナ型のパワーM 10 MOSFETの断面図である。 OSFETの構造を説明する断面図である。

【図2】本発明の実施形態に係るパワーMOSFETの 製造方法を説明する断面図である。

【図3】本発明の実施形態に係るパワーMOSFETの 製造方法を説明する断面図である。

【図4】本発明の実施形態に係るパワーMOSFETの 製造方法を説明する断面図である。

【図5】従来のブレーナ型のバワーMOSFETの構造 を説明する断面図である。

【図6】従来のパワーMOSFETの製造方法を説明す 20 MOSFETの断面図である。 る断面図である。

【図7】従来のパワーMOSFETの製造方法を説明す る断面図である。

*【図8】従来のパワーMOSFETの製造方法を説明す る断面図である。

【図9】本発明の第2の実施の形態を説明するパワーM OSFETの断面図である。

【図10】本発明の第2の実施の形態を説明するパワー MOSFETの断面図である。

【図11】本発明の第3の実施の形態を説明するパワー MOSFETの断面図である。

【図12】本発明の第3の実施の形態を説明するパワー

【図13】本発明の第3の実施の形態を説明するパワー MOSFETの断面図である。

【図14】本発明の第3の実施の形態を説明するパワー MOSFETの断面図である。

【図15】本発明の第4の実施の形態を説明するパワー


MOSFETの断面図である。 【図16】本発明の第4の実施の形態を説明するパワー

MOSFETの断面図である。

【図17】本発明の第4の実施の形態を説明するパワー

【図18】本発明の第4の実施の形態を説明するパワー MOSFETの断面図である。

[図1]



11: 芦荟体基环

TIA: ドレイン層

12: 11-1-12:45度

13: ゲート電塩

14: NSS 1模

16: 科和维兹


17: 小双糖核

18: サイドウナール


19: 小八里及政績

20: 1-1理在现故


[図3]




[図2]



【図4】





[図6]



(8)


特開平11-154683






特開平11-154683

(9)





(10)

特開平11-154683

